1.はじめに

弊社では、プリント基板からの放射ノイズ抑制のため、独自の実験に基づくパターン設計ルールの適用に加え、市販のEMI抑制ルールチェッカーを活用している。
このルールチェッカーの有効性をご判断頂くために役立つ情報として、チェック項目や方法、判定基準の妥当性について、評価パターンを用いた検証を行ったので報告する。

2.チェック方法

EMIルールチェック項目一覧を表１に示す。

表1 EMI抑制ルールチェック項目一覧

表1 EMI抑制ルールチェック項目一覧

11項目の中で、「GVプレーンまたぎチェック」と「リターンパス不連続チェック」が、EMI抑制には特に重要である。また、全信号ネットに対し、前述の11項目をチェックする場合もあるが、ノイズ源として影響の大きい、シングルエンドクロック信号や高速DRAMバス配線に限定し、重要2項目のチェックを行うことを推奨としている。

図１は、信号種別の放射ノイズ測定結果例であり、シングルエンドのクロック信号の放射レベルが高いことが分かる。

図1 信号種別の放射ノイズ測定結果

図1 信号種別の放射ノイズ測定結果

3.チェック検証例（GVプレーンまたぎチェック）

“GVプレーンまたぎ”とは、信号スルーホールによる層間接続の際、リターン電流経路がGNDから電源（または電源からGND）へ移ることを意味する。GNDと電源は、絶縁されているため、リターンパス不連続が発生し、EMI増加につながる。この対策のため、“GVプレーンまたぎ”個所の近くにコンデンサを配置し、G-V間をAC的に短絡させ、リターン電流のパスを作る対処を行う。このチェック例を図２に示す。

図2 GVプレーンまたぎチェック検証例

 

図2 GVプレーンまたぎチェック検証例

前述のコンデンサ位置の判定基準は、GVプレーンまたぎ個所（スルーホール）から5mm以内とされているが、コンデンサからプレーンへ接続するまでのビアを含んでいる。

結果として、図２(a)の下側のコンデンサは5mm以内に配置されているが、GNDビア、電源ビアまでの距離が5mmを超えるため、Fail判定となる。また、信号②と⑦はPassしているが、部品端子近くのビアは対象外とされるためである。

弊社では、重要ネットに限定したチェックを行う場合、この制限を無くし、対象ネットに含まれる全てのビアに対しチェックを行うことで、(b)のように全てをFail検出できるように運用している。

4.まとめ

弊社は、独自の検証パターンを用いてEMIルールチェック項目の確認を行い、妥当な判定値を求め、これを盛り込んだものを社内運用基準としております。

本件に関する詳細な資料をご要望の方は、以下ダウンロードページより会員登録を行っていただきますようお願い申し上げます。

関連情報

• 高速DRAMの同時動作シミュレーション方法
• パワーデバイスに対応した
  プリント基板の設計方法
• LPDDR4-SDRAM対応
  プリント基板開発
• 産業用カメラ・インタフェース
  CoaXPress(CXP)に対応したパターン設計
• FPGAボードの電源設計
  ー最適な設計方法を解説
• 放射ノイズ抑制においてプレーン共振解析を活用した低ノイズ設計
• DCバイアス時のコンデンサの容量低下と電源供給線への影響
• EMI抑制ルールチェッカーを活用した低ノイズ設計
• GaNデバイス搭載プリント基板のパターン設計最適化検討
• 高速シリアル伝送における差動クロストークの影響と対策例