技術資料

DDR3メモリバスの設計手法

1.メモリバスの特徴

DDR3メモリバスの特徴としては、伝送速度が~2Gbps、接続系が基板内で1対N接続、データは主にシングルエンドの信号配線が16、32、64本並走しています。シリアル伝送と比較すると配線長は短いですが、並走のため等長配線などの設計が必要となっています。
また、メモリバスの構築においては、JEDEC STANDARDによりDDRメモリの受端部において各種タイミングが規定されており、これらを満足する必要があります。

 

2.DDR3メモリバスの基板設計フロー

まず、回路図や部品表要求仕様を元に、基板仕様(サイズ、層数)を決定します。次に、プレシミュレーションを実施することにより、特性インピーダンスとトポロジーを決定し、基板仕様と照らし合わせ、配線幅と配線間隔を設定します。
パターン設計はJEDECおよびメモリメーカが公開しているデザインガイドや過去の実績、および上記で決定したトポロジーと配線幅と配線間隔より設計を進めます。
設計が完了すると、その設計の妥当性を検証するためにポストシミュレーションを実施します。この時、タイミングシミュレーションを実施することで、JEDEC STANDARDに合致しているか確認することができます。

 

3.トポロジーの種類と検証例

DDR3のトポロジー例としては、トーナメント式(T分岐)とフライバイ方式(一筆書き)があります。それぞれの特徴は以下の通りです。

 

・トーナメント式(T分岐)図1

・信号が各DDR-SDRAMに到達する時間が同じ
・分岐点で反射波同士が相殺しあい、波形品質が高い
・伝送路としては不完全なため、分岐後の等長設計と送端部のインピーダンスマッチングが重要

 

 

 

・フライバイ方式(一筆書き)図2

・信号が各DDR-SDRAMに到着する時間が異なる
・分岐からDDR-SDRAMまでの距離が極端に短く出来るため、DDRの受信端からの反射のみの影響しか受けない
・送信端に近いDDR-SDRAMは、波形品質が低下する

 

 

DDR3メモリバスの設計手法に関する詳細資料、関連資料をご要望の方は、以下ダウンロードページより特別会員登録を行っていただきますようお願い申し上げます。なお、特別会員登録には一定の審査が必要ですので、ご了承いただきたくお願いいたします(弊社製品をご購入いただいてるお客様、または、それに準ずる方に限定させていただいております。)

その他関連技術資料をご覧になりたい方は新規会員登録をお願いいたします。
新規会員登録をする
ログインをする

ページの先頭へ戻る