技術資料

SDIリターンロス規格合致のための設計変更

課題

初回試作時にSDIのリターンロス規格をオーバー。
この現品や、今後は設計時に対策したい

SDI(シリアル・デジタル・インタフェース)では、SMPTEがBNC等の信号入出力用コネクタからみたリターンロス(反射量)について、伝送速度に応じて周波数毎にリターンロス(反射量)の規格を定めています。

このリターンロスはコネクタ実装部位からSDIデバイスまでの配線状態に大きく左右され、スペックアウトすることが多い状況です。

この対策のための具体的な改版指針導出について、当社の検証例を紹介します。

当社のご提案

1.SDIリターンロス仕様

SDIの物理層については、1.5(HDに相当)、3、6、12Gbpsなど、信号速度毎に立上り・立下り時間、リターロス(反射量、S11の絶対値)、ジッタ等に関する仕様があります。

特にリターンロスはBNCコネクタ~受動素子~SDIデバイス間のプリント配線や各部品のフットプリントの影響を受け、シングルエンド75Ωに対して適切でない場合、仕様上限をオーバーし、プリント配線板の再設計・再作製が必要になります。

2.SDI対応パターン設計・プリント配線板・コンサルティングサービス

BNCコネクタや半導体デバイスの特性を考慮し、シングルエンド75Ωに対して、特性インピーダンス(Z0)のプロファイルとして容量性と誘導性が繰り返すような基板設計を行うことで、リターンロスを仕様に合致させることができます。

このためには、コネクタやデバイスの特性を実測等で把握すると共に、電磁界シミュレーターの使いこなしが必要です。

RITAエレクトロニクスは、HD~12G-SDIに対応したパターン設計、プリント配線板、コンサルティングを提供しています。

結果

実測とシミュレーションによる設計変更案の適用でSDIリターンロス仕様に合致

現品に対する特性インピーダンスプロファイルの実測によってBNCコネクタ~SDIデバイス間で配線状態を変更すべき部分を同定し、この変更が必要な箇所、たとえばBNCコネクタの信号リードに対する内層べたプレーンのクリアランスホールを変更した状態で電磁界解析を行い、系全体のシミュレーションを実施することで、リターンロス合致のための設計仕様を決定でき、実測で検証することができました。

 

SDIリターンロス規格合致のための設計変更に関する詳細資料、関連資料をご要望の方は、以下ダウンロードページより特別会員登録を行っていただきますようお願い申し上げます。なお、特別会員登録には一定の審査が必要ですので、ご了承いただきたくお願いいたします(弊社製品をご購入いただいてるお客様、または、それに準ずる方に限定させていただいております。)

プリント基板に関する最新技術資料を
無料ダウンロード!
70以上の技術資料
会員登録を行えば、プリント基板に関する最新情報、当社独自の知見をまとめた技術資料を無料でダウンロードいただけます。

【ダウンロード資料例】

  • DDR3メモリバスの設計手法
  • 差動伝送路の設計と信号品質
  • 12G-SDIリターンロス規格合致のための基板設計手法
  • IBIS-AMIモデルを用いた高速信号シミュレーション
  • 10Gbps超伝送の基板設計最適化

など全70テーマ

更に、セミナー情報も定期的にご案内。
この機会に是非ご登録ください。 ※会員登録は無料です。
  • 新規会員登録する
  • ログインする

ページの先頭へ戻る