イベント名

Zuken Innovation World 2026

・イベント全体のプログラムは主催者の当該WEBページをご参照下さい。

日時

2026年10月15日（木）・16日（金）

場所

横浜ベイホテル東急 B2F
神奈川県横浜市西区みなとみらい2-3-7
https://ybht.co.jp/access/

主催

株式会社図研

参加費

無料(事前参加登録制)

RITAの役割(講演)

・日　時：	2026年10月15日（木）15：00～15：40
・会　場：	D会場（1D5）
・講演者：	弊社・田中 顕裕
・テーマ：	LPDDR5・DDR5～DDR3高速DRAM搭載基板設計開発手法・事例
・概　要：	最新世代のSDRAMとしてLPDDR5とDDR5、および成熟世代であるDDR3までを対象として、パターン設計およびシミュレーション手法について、実例と実測結果を交えて紹介する。 実例としては、当社等が開発したLPDDR5・DDR5、およびFPGA（アルテラ社Agilex™5）をメモリバス構成要素とする基板を取り上げる。 LPDDR5については、パターン設計を修正することで信号波形を改善できた。 また、DDR5については弊社としては初となるコンポーネントの実装・評価となる。 さらに、多様化するDRAM適用需要に対応するため、DDR3搭載基板に関する事例についても紹介する。

お申込み

株式会社図研の当該WEBページからお願い致します。

この際、同社のメンバー制コミュニティ環境「ZUKEN digital」へのログインや新規登録が必要になります。

備考

以上記載内容は本記事公開時点（2026年9月9日）のものであり、予告なく変更になる場合があります。