お知らせ

RITAからのお知らせ

Embedded Technology 2017/組込み総合技術展(2017/11/15~17, RITAは出展とプライベートカンファレンスを実施)
2017/10/18

イベント名

Embedded Technology 2017/組込み総合技術展

日時

2017年11月15日(水)〜17日(金)

場所

パシフィコ横浜

主催

一般社団法人 組込みシステム技術協会

RITAの役割(展示)

・概 要:産業、医療、通信、自動車分野向けに、最新の高速信号伝送やノイズ対策に関するプリント配線板ソ

     リューションを展示します。特に、最新の高速メモリであるDDR4やLPDDR4-SDRAM対応と、高速

     シリ アル伝送として12G-SDIや16~28Gbps対応をご紹介します。

・本件に関する主催社URL:http://www.jasa.or.jp/expo/search/index.php?id=129

 

RITAの役割(プライベートカンファレンス)

 

開催日 11月17日(金)
会場 展示ホールー2F[E204]
受講料 無料
参加方法 ・事前登録:2017年11月16日(木)17時まで
・当日受付:満席の場合にはご聴講いただけないことがあります。

 

下記の登録ボタンからご登録を頂いたお客様には、お席を確保させていただきます。ぜひ、ご登録ください。

ET2017プライベートカンファレンス事前登録

 

 

【セッション1】 11:00~12:00
“超”高速シリアル基板最前線 PCI Express Gen4 ~ 56Gbps PAM4対応まで

講演者:RITAエレクトロニクス(株)開発・ソリューション本部 本木 浩之

 

10Gbpsを超える高速シリアル伝送を実現するためのプリント基板設計手法を12G-SDIやPCI Express Gen4(16Gbps)、28Gbps NRZ ~ 56Gbps PAM4を題材として、基礎~実践まで紹介します。配線設計、部品実装箇所の最適化の考え方の事例を交えて、設計のポイントやシミュレーションと実機との整合性など製品開発に役立つ情報をご紹介します。

 

【セッション2】 13:00~14:00
高速A/Dコンバータの性能を正しく引き出す設計手法

講演者:(株)アバールデータ 第一開発部2グループ マネジャー 別生 朋也

デジタル信号の出力インターフェイスにJESD204Bを採用することによりデータコンバータの高速化が加速しています。
高速のA/Dコンバータを扱うアプリケーションではサンプリングクロック、入力信号にも高速信号を意識した設計が必要になります。
周辺デバイスの選定、パターン設計及びシミュレーションにおける設計のポイントをご紹介します。

 

【セッション3】 14:15~15:15
プリント基板のノイズ対策 基礎から最新動向まで ~基板で変わる対策部品活用術~

講演者:RITAエレクトロニクス(株)開発・ソリューション本部 野崎 孝英

 

産業分野のプリント基板のキーデバイスや回路が高速化・低電圧・大電流化しており、信号系や電源系のノイズ問題が生じています。この事例、およびパターン設計や解析(実測・シミュレーション)による対策手法として、LW逆転型や3端子等の低ESLコンデンサ、ESR制御型コンデンサ等を題材として、これら対策部品の特性を活かすパターン設計方法について紹介します。

 

【セッション4】 15:30~16:30
FPGA開発事例の紹介

(株)システック PLDソリューション部 PLD営業課 責任者 河合 孝真

 

昨今ではFPGAにARMコアが搭載され、多機能化かつ大容量データを取り扱うために高速化が求められ、FPGAの需要が更に高まってきております。多くのFPGA開発に携わってきた豊富な開発経験から、高速化を中心としたFPGAおよび基板開発に関するポイントを紹介します。

詳細・お問い合わせ

弊社の各営業拠点へお問い合わせ願います。

ページの先頭へ戻る